Please use this identifier to cite or link to this item: http://dspace.univ-usto.dz/handle/123456789/97
Titre: Conception et Implémentation d’un Corrélateur Numérique sur FPGA
Auteur(s): GUETTAT, ABDELGHANI
Mots-clés: FPGA
VHDL, simulation
corrélateur
Conception
Description
Synthèse
CYCLONE III
Date de publication: 9-Oct-2012
Editeur: USTO
Résumé: L’objectif de notre projet de Magistère consiste à implanter un algorithme d’un corrélateur numérique des signaux qui nous permettent d’effectuer une corrélation complète. Il existe de nombreuses techniques pour effectuer la corrélation des signaux. Les critères de sélection de l’une ou l’autre des méthodes qui existent dépend de l’application envisagée et de la cible d’implantation de l’algorithme. La technique de corrélation que nous avons choisie pour une implantation FPGA est la technique de translation d’un signal par rapport à l’autre. Notre circuit cible est le FPGA CYCLONE III du constructeur ALTERA. La méthodologie de conception est la suivante : procéder à une implantation logicielle de cette architecture afin de pouvoir la valider, enfin aborder l’implantation matérielle proprement dite par une description comportementale de l’architecture à l’aide du langage VHDL, une simulation à l’aide du simulateur QUARTUS II.
URI/URL: http://dspace.univ-usto.dz/handle/123456789/97
Appears in Collections:Thèses magister

Files in This Item:
File Description SizeFormat 
memoire_correlateur_FPGA.pdf3,21 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.